A Timing Analysis Algorithm for Circuits with Level-sensitive Latches

A Timing Analysis Algorithm for Circuits with Level-sensitive Latches

Auteur : Thomas J. Watson IBM Research Center, Jin-fuw Lee, Donald T. Tang, C. K. Wong

Date de publication : 1993

Éditeur : IBM Thomas J. Watson Research Division

Nombre de pages : 16

Résumé du livre

Aucun résumé disponible pour ce livre.

Connexion / Inscription

Saisissez votre e-mail pour vous connecter ou créer un compte

Connexion

Inscription

Mot de passe oublié ?

Nous allons vous envoyer un message pour vous permettre de vous connecter.